声明:本站部分公告与职位内容由本站根据官方招聘公告进行整理编辑。由于用人单位需求专业、学历学位、资格条件、职位编制、备注内容等内容情况复杂且有变化可能,是否符合招聘条件以用人单位公告为准或请联系用人单位确认。本站整理编辑的职位信息仅供求职者参考,如因此造成的损失本站不承担任何责任!
职位详情
基本信息
职位名称:高级芯片设计工程师-集成电路学院
工作地点:浙江杭州
招聘人数: 若干
报名方式:
站内投递
截止时间:详见正文
岗位职责
•和浙大、浙大科创中心科研与开发团队合作,围绕下一代无线通信技术的算法IP 核实现芯片微架构设计、开发、验证、FPGA 实现和文档编制
•使用 SystemVerilog 开发算法IP 核的 RTL 实现
•使用 SystemVerilog和 DPI 为无线通信系统的 RTL 实现开发测试平台(testbench)
•充分发挥RTL 设计、实现和验证方面的技能,承担项目责任,主导项目开发,为项目的成功和及时交付做出贡献
•积极参与并遵守团队的工程开发流程、方法、设计技术,并提出改进建议,以提高设计和产品质量的效率和质量
任职要求
必要项
•本科及以上学历,专业不限
•具有3年或以上数字芯片设计的工作经验
•掌握 RTL 语言(如SystemVerilog 、Verilog 、VHDL)
•掌握 STA 和 EDA 工具以及数字设计优化,以满足 ASIC 或FPGA 的时序约束要求
•掌握脚本语言(如 Bash、Perl、Python、TCL)
•具有交付ASIC 或 FPGA的数字设计系统或子系统的经验
•具有针对高吞吐量的数据或信号处理应用的时序和硬件资源优化的经验
•具有使用仿真和综合的相关 EDA 工具的经验(如 QuestaSim、Synopsys VCS 、Synopsys Verdi、Intel Quartus、Xilinx Vivado、Synopsys DC Ultra 或 NXT、Cadence Genus)
•可熟练阅读英文专业资料,编写技术文档、设计规范、用户指南、验证计划
•具有团队合作精神
•具有良好的书面、演示和口头表达能力
加分项(非必要)
•熟悉无线通信信号处理算法(如信道均衡、信道估计、信道编码、波束赋形或其他基带模块)
•具有使用 SystemC 设计建模和集成的经验
•具有Lint check的经验,和/或逻辑等价检查LEC的经验(如Formality/Conformal),和/或DFT设计的经验
•了解 Git、Perforce 等版本控制工具,掌握高级版本控制技术
•了解 AXI 接口(如AXI MM、AXI Lite 和 AXI Streaming),并了解这些接口的 RTL 实现
•了解移动通信系统
•了解电信和/或半导体行业
您与该职位匹配度: ***,已超过了 *** 的竞争者,建议************
您在 ?位置
欢迎扫描下方二维码关注高校人才网官方微信(硕博QQ交流群:247884325 ,进微信群请加:gzgxrcw06)
重要风险提示:如招聘单位在招聘过程中向求职者提出收取押金、保证金、体检费、材料费、成本费,或指定医院体检等,求职者有权要求招聘单位出具物价部门批准的收费许可证明材料,若无法提供相关证明,请求职者提高警惕,有可能属于诈骗或违规行为。