数字IC前端设计工程师
面议
声明：本站部分公告与职位内容由本站根据官方招聘公告进行整理编辑。由于用人单位需求专业、学历学位、资格条件、职位编制、备注内容等内容情况复杂且有变化可能，是否符合招聘条件以用人单位公告为准或请联系用人单位确认。本站整理编辑的职位信息仅供求职者参考，如因此造成的损失本站不承担任何责任！
职位详情
基本信息
岗位职责
1.负责SoC或通讯/导航基带的逻辑设计、验证、ASIC实现；
2.参与CPU/DSP/BUS等子系统的架构、low power，clock&rese规划评估、代码生成、集成、验证方案评估及review；
3.从事基于FPGA的芯片原型开发和调试；
4.参与Debug&Trace子系统规划及RTL coding、代码集成；
5.参与芯片总线设计实现，外围接口IP集成。
2.参与CPU/DSP/BUS等子系统的架构、low power，clock&rese规划评估、代码生成、集成、验证方案评估及review；
3.从事基于FPGA的芯片原型开发和调试；
4.参与Debug&Trace子系统规划及RTL coding、代码集成；
5.参与芯片总线设计实现，外围接口IP集成。
任职要求
1.熟练掌握Verilog语言，熟练进行RTL设计，验证；
2.了解ASIC设计相关流程及软件；
3.了解实现及timing check相关EDA tools，有使用经验者优先；
4.熟悉计算机系统结构，有较丰富的C/汇编编程和调试经验者优先。
2.了解ASIC设计相关流程及软件；
3.了解实现及timing check相关EDA tools，有使用经验者优先；
4.熟悉计算机系统结构，有较丰富的C/汇编编程和调试经验者优先。
其他说明
【数字IC前端设计工程师】Base：北京、上海
竞争力分析
解锁详细分析
您与该职位匹配度: ***，已超过了 *** 的竞争者，建议************
您在 ？位置
较低
一般
比较匹配
非常匹配
欢迎扫描下方二维码关注高校人才网官方微信（硕博QQ交流群：572038191，进微信群请加：gzgxrcw06）
重要风险提示：如招聘单位在招聘过程中向求职者提出收取押金、保证金、体检费、材料费、成本费，或指定医院体检等，求职者有权要求招聘单位出具物价部门批准的收费许可证明材料，若无法提供相关证明，请求职者提高警惕，有可能属于诈骗或违规行为。
高校人才网
百万硕博人的择业平台
高校直招
5000+单位官方入驻
简历直投
30W+职位一键投递
微信扫码1秒登录
短信/密码登录
微信扫码登录
扫描成功
二维码失效 点击重试
扫描二维码快速登录
请在手机上确认登录
打开微信【扫一扫】扫描二维码快速登录
{{successContentUp}}
{{successContentDown}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
{{tips1}}
{{tips2}}
{{ title }}
{{tips1}}
{{tips2}}
咨询反馈
商务合作
点击填写您的业务诉求，专属商务会尽快联系您
意见反馈
点击填写内容快捷反馈问题，会有运营人员为您提供帮助